id	sid	tid	token	lemma	pos
cs-stanford-edu-3327	1	1	RISC	RISC	NNP
cs-stanford-edu-3327	1	2	vs.	vs.	IN
cs-stanford-edu-3327	1	3	CISC	CISC	NNP
cs-stanford-edu-3327	1	4	The	the	DT
cs-stanford-edu-3327	1	5	simplest	simple	JJS
cs-stanford-edu-3327	1	6	way	way	NN
cs-stanford-edu-3327	1	7	to	to	TO
cs-stanford-edu-3327	1	8	examine	examine	VB
cs-stanford-edu-3327	1	9	the	the	DT
cs-stanford-edu-3327	1	10	advantages	advantage	NNS
cs-stanford-edu-3327	1	11	and	and	CC
cs-stanford-edu-3327	1	12	disadvantages	disadvantage	NNS
cs-stanford-edu-3327	1	13	of	of	IN
cs-stanford-edu-3327	1	14	RISC	RISC	NNP
cs-stanford-edu-3327	1	15	architecture	architecture	NN
cs-stanford-edu-3327	1	16	is	be	VBZ
cs-stanford-edu-3327	1	17	by	by	IN
cs-stanford-edu-3327	1	18	contrasting	contrast	VBG
cs-stanford-edu-3327	1	19	it	-PRON-	PRP
cs-stanford-edu-3327	1	20	with	with	IN
cs-stanford-edu-3327	1	21	it	-PRON-	PRP
cs-stanford-edu-3327	1	22	's	be	VBZ
cs-stanford-edu-3327	1	23	predecessor	predecessor	NN
cs-stanford-edu-3327	1	24	:	:	:
cs-stanford-edu-3327	1	25	CISC	CISC	NNP
cs-stanford-edu-3327	1	26	(	(	-LRB-
cs-stanford-edu-3327	1	27	Complex	Complex	NNP
cs-stanford-edu-3327	1	28	Instruction	instruction	NN
cs-stanford-edu-3327	1	29	Set	Set	NNP
cs-stanford-edu-3327	1	30	Computers	Computers	NNPS
cs-stanford-edu-3327	1	31	)	)	-RRB-
cs-stanford-edu-3327	1	32	architecture	architecture	NN
cs-stanford-edu-3327	1	33	.	.	.
cs-stanford-edu-3327	2	1	Multiplying	multiply	VBG
cs-stanford-edu-3327	2	2	Two	two	CD
cs-stanford-edu-3327	2	3	Numbers	Numbers	NNPS
cs-stanford-edu-3327	2	4	in	in	IN
cs-stanford-edu-3327	2	5	Memory	memory	NN
cs-stanford-edu-3327	2	6	On	on	IN
cs-stanford-edu-3327	2	7	the	the	DT
cs-stanford-edu-3327	2	8	right	right	NN
cs-stanford-edu-3327	2	9	is	be	VBZ
cs-stanford-edu-3327	2	10	a	a	DT
cs-stanford-edu-3327	2	11	diagram	diagram	NN
cs-stanford-edu-3327	2	12	representing	represent	VBG
cs-stanford-edu-3327	2	13	the	the	DT
cs-stanford-edu-3327	2	14	storage	storage	NN
cs-stanford-edu-3327	2	15	scheme	scheme	NN
cs-stanford-edu-3327	2	16	for	for	IN
cs-stanford-edu-3327	2	17	a	a	DT
cs-stanford-edu-3327	2	18	generic	generic	JJ
cs-stanford-edu-3327	2	19	computer	computer	NN
cs-stanford-edu-3327	2	20	.	.	.
cs-stanford-edu-3327	3	1	The	the	DT
cs-stanford-edu-3327	3	2	main	main	JJ
cs-stanford-edu-3327	3	3	memory	memory	NN
cs-stanford-edu-3327	3	4	is	be	VBZ
cs-stanford-edu-3327	3	5	divided	divide	VBN
cs-stanford-edu-3327	3	6	into	into	IN
cs-stanford-edu-3327	3	7	locations	location	NNS
cs-stanford-edu-3327	3	8	numbered	number	VBN
cs-stanford-edu-3327	3	9	from	from	IN
cs-stanford-edu-3327	3	10	(	(	-LRB-
cs-stanford-edu-3327	3	11	row	row	NN
cs-stanford-edu-3327	3	12	)	)	-RRB-
cs-stanford-edu-3327	3	13	1	1	CD
cs-stanford-edu-3327	3	14	:	:	:
cs-stanford-edu-3327	3	15	(	(	-LRB-
cs-stanford-edu-3327	3	16	column	column	NN
cs-stanford-edu-3327	3	17	)	)	-RRB-
cs-stanford-edu-3327	3	18	1	1	CD
cs-stanford-edu-3327	3	19	to	to	IN
cs-stanford-edu-3327	3	20	(	(	-LRB-
cs-stanford-edu-3327	3	21	row	row	NN
cs-stanford-edu-3327	3	22	)	)	-RRB-
cs-stanford-edu-3327	3	23	6	6	CD
cs-stanford-edu-3327	3	24	:	:	:
cs-stanford-edu-3327	3	25	(	(	-LRB-
cs-stanford-edu-3327	3	26	column	column	NN
cs-stanford-edu-3327	3	27	)	)	-RRB-
cs-stanford-edu-3327	3	28	4	4	CD
cs-stanford-edu-3327	3	29	.	.	.
cs-stanford-edu-3327	4	1	The	the	DT
cs-stanford-edu-3327	4	2	execution	execution	NN
cs-stanford-edu-3327	4	3	unit	unit	NN
cs-stanford-edu-3327	4	4	is	be	VBZ
cs-stanford-edu-3327	4	5	responsible	responsible	JJ
cs-stanford-edu-3327	4	6	for	for	IN
cs-stanford-edu-3327	4	7	carrying	carry	VBG
cs-stanford-edu-3327	4	8	out	out	RP
cs-stanford-edu-3327	4	9	all	all	DT
cs-stanford-edu-3327	4	10	computations	computation	NNS
cs-stanford-edu-3327	4	11	.	.	.
cs-stanford-edu-3327	5	1	However	however	RB
cs-stanford-edu-3327	5	2	,	,	,
cs-stanford-edu-3327	5	3	the	the	DT
cs-stanford-edu-3327	5	4	execution	execution	NN
cs-stanford-edu-3327	5	5	unit	unit	NN
cs-stanford-edu-3327	5	6	can	can	MD
cs-stanford-edu-3327	5	7	only	only	RB
cs-stanford-edu-3327	5	8	operate	operate	VB
cs-stanford-edu-3327	5	9	on	on	IN
cs-stanford-edu-3327	5	10	data	datum	NNS
cs-stanford-edu-3327	5	11	that	that	WDT
cs-stanford-edu-3327	5	12	has	have	VBZ
cs-stanford-edu-3327	5	13	been	be	VBN
cs-stanford-edu-3327	5	14	loaded	load	VBN
cs-stanford-edu-3327	5	15	into	into	IN
cs-stanford-edu-3327	5	16	one	one	CD
cs-stanford-edu-3327	5	17	of	of	IN
cs-stanford-edu-3327	5	18	the	the	DT
cs-stanford-edu-3327	5	19	six	six	CD
cs-stanford-edu-3327	5	20	registers	register	NNS
cs-stanford-edu-3327	5	21	(	(	-LRB-
cs-stanford-edu-3327	5	22	A	a	NN
cs-stanford-edu-3327	5	23	,	,	,
cs-stanford-edu-3327	5	24	B	b	NN
cs-stanford-edu-3327	5	25	,	,	,
cs-stanford-edu-3327	5	26	C	C	NNP
cs-stanford-edu-3327	5	27	,	,	,
cs-stanford-edu-3327	5	28	D	d	NN
cs-stanford-edu-3327	5	29	,	,	,
cs-stanford-edu-3327	5	30	E	e	NN
cs-stanford-edu-3327	5	31	,	,	,
cs-stanford-edu-3327	5	32	or	or	CC
cs-stanford-edu-3327	5	33	F	F	NNP
cs-stanford-edu-3327	5	34	)	)	-RRB-
cs-stanford-edu-3327	5	35	.	.	.
cs-stanford-edu-3327	6	1	Let	let	VB
cs-stanford-edu-3327	6	2	's	-PRON-	PRP
cs-stanford-edu-3327	6	3	say	say	VB
cs-stanford-edu-3327	6	4	we	-PRON-	PRP
cs-stanford-edu-3327	6	5	want	want	VBP
cs-stanford-edu-3327	6	6	to	to	TO
cs-stanford-edu-3327	6	7	find	find	VB
cs-stanford-edu-3327	6	8	the	the	DT
cs-stanford-edu-3327	6	9	product	product	NN
cs-stanford-edu-3327	6	10	of	of	IN
cs-stanford-edu-3327	6	11	two	two	CD
cs-stanford-edu-3327	6	12	numbers	number	NNS
cs-stanford-edu-3327	6	13	-	-	:
cs-stanford-edu-3327	6	14	one	one	CD
cs-stanford-edu-3327	6	15	stored	store	VBN
cs-stanford-edu-3327	6	16	in	in	IN
cs-stanford-edu-3327	6	17	location	location	NN
cs-stanford-edu-3327	6	18	2:3	2:3	CD
cs-stanford-edu-3327	6	19	and	and	CC
cs-stanford-edu-3327	6	20	another	another	DT
cs-stanford-edu-3327	6	21	stored	store	VBN
cs-stanford-edu-3327	6	22	in	in	IN
cs-stanford-edu-3327	6	23	location	location	NN
cs-stanford-edu-3327	6	24	5:2	5:2	CD
cs-stanford-edu-3327	6	25	-	-	:
cs-stanford-edu-3327	6	26	and	and	CC
cs-stanford-edu-3327	6	27	then	then	RB
cs-stanford-edu-3327	6	28	store	store	VB
cs-stanford-edu-3327	6	29	the	the	DT
cs-stanford-edu-3327	6	30	product	product	NN
cs-stanford-edu-3327	6	31	back	back	RB
cs-stanford-edu-3327	6	32	in	in	IN
cs-stanford-edu-3327	6	33	the	the	DT
cs-stanford-edu-3327	6	34	location	location	NN
cs-stanford-edu-3327	6	35	2:3	2:3	CD
cs-stanford-edu-3327	6	36	.	.	.
cs-stanford-edu-3327	7	1	The	the	DT
cs-stanford-edu-3327	7	2	CISC	CISC	NNP
cs-stanford-edu-3327	7	3	Approach	Approach	NNP
cs-stanford-edu-3327	7	4	The	the	DT
cs-stanford-edu-3327	7	5	primary	primary	JJ
cs-stanford-edu-3327	7	6	goal	goal	NN
cs-stanford-edu-3327	7	7	of	of	IN
cs-stanford-edu-3327	7	8	CISC	CISC	NNP
cs-stanford-edu-3327	7	9	architecture	architecture	NN
cs-stanford-edu-3327	7	10	is	be	VBZ
cs-stanford-edu-3327	7	11	to	to	TO
cs-stanford-edu-3327	7	12	complete	complete	VB
cs-stanford-edu-3327	7	13	a	a	DT
cs-stanford-edu-3327	7	14	task	task	NN
cs-stanford-edu-3327	7	15	in	in	IN
cs-stanford-edu-3327	7	16	as	as	RB
cs-stanford-edu-3327	7	17	few	few	JJ
cs-stanford-edu-3327	7	18	lines	line	NNS
cs-stanford-edu-3327	7	19	of	of	IN
cs-stanford-edu-3327	7	20	assembly	assembly	NN
cs-stanford-edu-3327	7	21	as	as	IN
cs-stanford-edu-3327	7	22	possible	possible	JJ
cs-stanford-edu-3327	7	23	.	.	.
cs-stanford-edu-3327	8	1	This	this	DT
cs-stanford-edu-3327	8	2	is	be	VBZ
cs-stanford-edu-3327	8	3	achieved	achieve	VBN
cs-stanford-edu-3327	8	4	by	by	IN
cs-stanford-edu-3327	8	5	building	build	VBG
cs-stanford-edu-3327	8	6	processor	processor	NN
cs-stanford-edu-3327	8	7	hardware	hardware	NN
cs-stanford-edu-3327	8	8	that	that	WDT
cs-stanford-edu-3327	8	9	is	be	VBZ
cs-stanford-edu-3327	8	10	capable	capable	JJ
cs-stanford-edu-3327	8	11	of	of	IN
cs-stanford-edu-3327	8	12	understanding	understand	VBG
cs-stanford-edu-3327	8	13	and	and	CC
cs-stanford-edu-3327	8	14	executing	execute	VBG
cs-stanford-edu-3327	8	15	a	a	DT
cs-stanford-edu-3327	8	16	series	series	NN
cs-stanford-edu-3327	8	17	of	of	IN
cs-stanford-edu-3327	8	18	operations	operation	NNS
cs-stanford-edu-3327	8	19	.	.	.
cs-stanford-edu-3327	9	1	For	for	IN
cs-stanford-edu-3327	9	2	this	this	DT
cs-stanford-edu-3327	9	3	particular	particular	JJ
cs-stanford-edu-3327	9	4	task	task	NN
cs-stanford-edu-3327	9	5	,	,	,
cs-stanford-edu-3327	9	6	a	a	DT
cs-stanford-edu-3327	9	7	CISC	CISC	NNP
cs-stanford-edu-3327	9	8	processor	processor	NN
cs-stanford-edu-3327	9	9	would	would	MD
cs-stanford-edu-3327	9	10	come	come	VB
cs-stanford-edu-3327	9	11	prepared	prepared	JJ
cs-stanford-edu-3327	9	12	with	with	IN
cs-stanford-edu-3327	9	13	a	a	DT
cs-stanford-edu-3327	9	14	specific	specific	JJ
cs-stanford-edu-3327	9	15	instruction	instruction	NN
cs-stanford-edu-3327	9	16	(	(	-LRB-
cs-stanford-edu-3327	9	17	we	-PRON-	PRP
cs-stanford-edu-3327	9	18	'll	will	MD
cs-stanford-edu-3327	9	19	call	call	VB
cs-stanford-edu-3327	9	20	it	-PRON-	PRP
cs-stanford-edu-3327	9	21	"	"	``
cs-stanford-edu-3327	9	22	MULT	mult	RB
cs-stanford-edu-3327	9	23	"	"	''
cs-stanford-edu-3327	9	24	)	)	-RRB-
cs-stanford-edu-3327	9	25	.	.	.
cs-stanford-edu-3327	10	1	When	when	WRB
cs-stanford-edu-3327	10	2	executed	execute	VBN
cs-stanford-edu-3327	10	3	,	,	,
cs-stanford-edu-3327	10	4	this	this	DT
cs-stanford-edu-3327	10	5	instruction	instruction	NN
cs-stanford-edu-3327	10	6	loads	load	VBZ
cs-stanford-edu-3327	10	7	the	the	DT
cs-stanford-edu-3327	10	8	two	two	CD
cs-stanford-edu-3327	10	9	values	value	NNS
cs-stanford-edu-3327	10	10	into	into	IN
cs-stanford-edu-3327	10	11	separate	separate	JJ
cs-stanford-edu-3327	10	12	registers	register	NNS
cs-stanford-edu-3327	10	13	,	,	,
cs-stanford-edu-3327	10	14	multiplies	multiply	VBZ
cs-stanford-edu-3327	10	15	the	the	DT
cs-stanford-edu-3327	10	16	operands	operand	NNS
cs-stanford-edu-3327	10	17	in	in	IN
cs-stanford-edu-3327	10	18	the	the	DT
cs-stanford-edu-3327	10	19	execution	execution	NN
cs-stanford-edu-3327	10	20	unit	unit	NN
cs-stanford-edu-3327	10	21	,	,	,
cs-stanford-edu-3327	10	22	and	and	CC
cs-stanford-edu-3327	10	23	then	then	RB
cs-stanford-edu-3327	10	24	stores	store	VBZ
cs-stanford-edu-3327	10	25	the	the	DT
cs-stanford-edu-3327	10	26	product	product	NN
cs-stanford-edu-3327	10	27	in	in	IN
cs-stanford-edu-3327	10	28	the	the	DT
cs-stanford-edu-3327	10	29	appropriate	appropriate	JJ
cs-stanford-edu-3327	10	30	register	register	NN
cs-stanford-edu-3327	10	31	.	.	.
cs-stanford-edu-3327	11	1	Thus	thus	RB
cs-stanford-edu-3327	11	2	,	,	,
cs-stanford-edu-3327	11	3	the	the	DT
cs-stanford-edu-3327	11	4	entire	entire	JJ
cs-stanford-edu-3327	11	5	task	task	NN
cs-stanford-edu-3327	11	6	of	of	IN
cs-stanford-edu-3327	11	7	multiplying	multiply	VBG
cs-stanford-edu-3327	11	8	two	two	CD
cs-stanford-edu-3327	11	9	numbers	number	NNS
cs-stanford-edu-3327	11	10	can	can	MD
cs-stanford-edu-3327	11	11	be	be	VB
cs-stanford-edu-3327	11	12	completed	complete	VBN
cs-stanford-edu-3327	11	13	with	with	IN
cs-stanford-edu-3327	11	14	one	one	CD
cs-stanford-edu-3327	11	15	instruction	instruction	NN
cs-stanford-edu-3327	11	16	:	:	:
cs-stanford-edu-3327	11	17	MULT	mult	RB
cs-stanford-edu-3327	11	18	2:3	2:3	CD
cs-stanford-edu-3327	11	19	,	,	,
cs-stanford-edu-3327	11	20	5:2	5:2	CD
cs-stanford-edu-3327	11	21	MULT	mult	RB
cs-stanford-edu-3327	11	22	is	be	VBZ
cs-stanford-edu-3327	11	23	what	what	WP
cs-stanford-edu-3327	11	24	is	be	VBZ
cs-stanford-edu-3327	11	25	known	know	VBN
cs-stanford-edu-3327	11	26	as	as	IN
cs-stanford-edu-3327	11	27	a	a	DT
cs-stanford-edu-3327	11	28	"	"	``
cs-stanford-edu-3327	11	29	complex	complex	JJ
cs-stanford-edu-3327	11	30	instruction	instruction	NN
cs-stanford-edu-3327	11	31	.	.	.
cs-stanford-edu-3327	11	32	"	"	''
cs-stanford-edu-3327	12	1	It	-PRON-	PRP
cs-stanford-edu-3327	12	2	operates	operate	VBZ
cs-stanford-edu-3327	12	3	directly	directly	RB
cs-stanford-edu-3327	12	4	on	on	IN
cs-stanford-edu-3327	12	5	the	the	DT
cs-stanford-edu-3327	12	6	computer	computer	NN
cs-stanford-edu-3327	12	7	's	's	POS
cs-stanford-edu-3327	12	8	memory	memory	NN
cs-stanford-edu-3327	12	9	banks	bank	NNS
cs-stanford-edu-3327	12	10	and	and	CC
cs-stanford-edu-3327	12	11	does	do	VBZ
cs-stanford-edu-3327	12	12	not	not	RB
cs-stanford-edu-3327	12	13	require	require	VB
cs-stanford-edu-3327	12	14	the	the	DT
cs-stanford-edu-3327	12	15	programmer	programmer	NN
cs-stanford-edu-3327	12	16	to	to	TO
cs-stanford-edu-3327	12	17	explicitly	explicitly	RB
cs-stanford-edu-3327	12	18	call	call	VB
cs-stanford-edu-3327	12	19	any	any	DT
cs-stanford-edu-3327	12	20	loading	loading	NN
cs-stanford-edu-3327	12	21	or	or	CC
cs-stanford-edu-3327	12	22	storing	store	VBG
cs-stanford-edu-3327	12	23	functions	function	NNS
cs-stanford-edu-3327	12	24	.	.	.
cs-stanford-edu-3327	13	1	It	-PRON-	PRP
cs-stanford-edu-3327	13	2	closely	closely	RB
cs-stanford-edu-3327	13	3	resembles	resemble	VBZ
cs-stanford-edu-3327	13	4	a	a	DT
cs-stanford-edu-3327	13	5	command	command	NN
cs-stanford-edu-3327	13	6	in	in	IN
cs-stanford-edu-3327	13	7	a	a	DT
cs-stanford-edu-3327	13	8	higher	high	JJR
cs-stanford-edu-3327	13	9	level	level	NN
cs-stanford-edu-3327	13	10	language	language	NN
cs-stanford-edu-3327	13	11	.	.	.
cs-stanford-edu-3327	14	1	For	for	IN
cs-stanford-edu-3327	14	2	instance	instance	NN
cs-stanford-edu-3327	14	3	,	,	,
cs-stanford-edu-3327	14	4	if	if	IN
cs-stanford-edu-3327	14	5	we	-PRON-	PRP
cs-stanford-edu-3327	14	6	let	let	VBP
cs-stanford-edu-3327	14	7	"	"	``
cs-stanford-edu-3327	14	8	a	a	DT
cs-stanford-edu-3327	14	9	"	"	``
cs-stanford-edu-3327	14	10	represent	represent	VB
cs-stanford-edu-3327	14	11	the	the	DT
cs-stanford-edu-3327	14	12	value	value	NN
cs-stanford-edu-3327	14	13	of	of	IN
cs-stanford-edu-3327	14	14	2:3	2:3	CD
cs-stanford-edu-3327	14	15	and	and	CC
cs-stanford-edu-3327	14	16	"	"	``
cs-stanford-edu-3327	14	17	b	b	NNP
cs-stanford-edu-3327	14	18	"	"	''
cs-stanford-edu-3327	14	19	represent	represent	VB
cs-stanford-edu-3327	14	20	the	the	DT
cs-stanford-edu-3327	14	21	value	value	NN
cs-stanford-edu-3327	14	22	of	of	IN
cs-stanford-edu-3327	14	23	5:2	5:2	CD
cs-stanford-edu-3327	14	24	,	,	,
cs-stanford-edu-3327	14	25	then	then	RB
cs-stanford-edu-3327	14	26	this	this	DT
cs-stanford-edu-3327	14	27	command	command	NN
cs-stanford-edu-3327	14	28	is	be	VBZ
cs-stanford-edu-3327	14	29	identical	identical	JJ
cs-stanford-edu-3327	14	30	to	to	IN
cs-stanford-edu-3327	14	31	the	the	DT
cs-stanford-edu-3327	14	32	C	C	NNP
cs-stanford-edu-3327	14	33	statement	statement	NN
cs-stanford-edu-3327	14	34	"	"	``
cs-stanford-edu-3327	14	35	a	a	FW
cs-stanford-edu-3327	14	36	=	=	-RRB-
cs-stanford-edu-3327	14	37	a	a	NN
cs-stanford-edu-3327	14	38	*	*	NFP
cs-stanford-edu-3327	14	39	b.	b.	NN
cs-stanford-edu-3327	14	40	"	"	''
cs-stanford-edu-3327	15	1	One	one	CD
cs-stanford-edu-3327	15	2	of	of	IN
cs-stanford-edu-3327	15	3	the	the	DT
cs-stanford-edu-3327	15	4	primary	primary	JJ
cs-stanford-edu-3327	15	5	advantages	advantage	NNS
cs-stanford-edu-3327	15	6	of	of	IN
cs-stanford-edu-3327	15	7	this	this	DT
cs-stanford-edu-3327	15	8	system	system	NN
cs-stanford-edu-3327	15	9	is	be	VBZ
cs-stanford-edu-3327	15	10	that	that	IN
cs-stanford-edu-3327	15	11	the	the	DT
cs-stanford-edu-3327	15	12	compiler	compiler	NN
cs-stanford-edu-3327	15	13	has	have	VBZ
cs-stanford-edu-3327	15	14	to	to	TO
cs-stanford-edu-3327	15	15	do	do	VB
cs-stanford-edu-3327	15	16	very	very	RB
cs-stanford-edu-3327	15	17	little	little	JJ
cs-stanford-edu-3327	15	18	work	work	NN
cs-stanford-edu-3327	15	19	to	to	TO
cs-stanford-edu-3327	15	20	translate	translate	VB
cs-stanford-edu-3327	15	21	a	a	DT
cs-stanford-edu-3327	15	22	high	high	JJ
cs-stanford-edu-3327	15	23	-	-	HYPH
cs-stanford-edu-3327	15	24	level	level	NN
cs-stanford-edu-3327	15	25	language	language	NN
cs-stanford-edu-3327	15	26	statement	statement	NN
cs-stanford-edu-3327	15	27	into	into	IN
cs-stanford-edu-3327	15	28	assembly	assembly	NNP
cs-stanford-edu-3327	15	29	.	.	.
cs-stanford-edu-3327	16	1	Because	because	IN
cs-stanford-edu-3327	16	2	the	the	DT
cs-stanford-edu-3327	16	3	length	length	NN
cs-stanford-edu-3327	16	4	of	of	IN
cs-stanford-edu-3327	16	5	the	the	DT
cs-stanford-edu-3327	16	6	code	code	NN
cs-stanford-edu-3327	16	7	is	be	VBZ
cs-stanford-edu-3327	16	8	relatively	relatively	RB
cs-stanford-edu-3327	16	9	short	short	JJ
cs-stanford-edu-3327	16	10	,	,	,
cs-stanford-edu-3327	16	11	very	very	RB
cs-stanford-edu-3327	16	12	little	little	JJ
cs-stanford-edu-3327	16	13	RAM	ram	NN
cs-stanford-edu-3327	16	14	is	be	VBZ
cs-stanford-edu-3327	16	15	required	require	VBN
cs-stanford-edu-3327	16	16	to	to	TO
cs-stanford-edu-3327	16	17	store	store	VB
cs-stanford-edu-3327	16	18	instructions	instruction	NNS
cs-stanford-edu-3327	16	19	.	.	.
cs-stanford-edu-3327	17	1	The	the	DT
cs-stanford-edu-3327	17	2	emphasis	emphasis	NN
cs-stanford-edu-3327	17	3	is	be	VBZ
cs-stanford-edu-3327	17	4	put	put	VBN
cs-stanford-edu-3327	17	5	on	on	RP
cs-stanford-edu-3327	17	6	building	build	VBG
cs-stanford-edu-3327	17	7	complex	complex	JJ
cs-stanford-edu-3327	17	8	instructions	instruction	NNS
cs-stanford-edu-3327	17	9	directly	directly	RB
cs-stanford-edu-3327	17	10	into	into	IN
cs-stanford-edu-3327	17	11	the	the	DT
cs-stanford-edu-3327	17	12	hardware	hardware	NN
cs-stanford-edu-3327	17	13	.	.	.
cs-stanford-edu-3327	18	1	The	the	DT
cs-stanford-edu-3327	18	2	RISC	RISC	NNP
cs-stanford-edu-3327	18	3	Approach	Approach	NNP
cs-stanford-edu-3327	18	4	RISC	RISC	NNP
cs-stanford-edu-3327	18	5	processors	processor	NNS
cs-stanford-edu-3327	18	6	only	only	RB
cs-stanford-edu-3327	18	7	use	use	VBP
cs-stanford-edu-3327	18	8	simple	simple	JJ
cs-stanford-edu-3327	18	9	instructions	instruction	NNS
cs-stanford-edu-3327	18	10	that	that	WDT
cs-stanford-edu-3327	18	11	can	can	MD
cs-stanford-edu-3327	18	12	be	be	VB
cs-stanford-edu-3327	18	13	executed	execute	VBN
cs-stanford-edu-3327	18	14	within	within	IN
cs-stanford-edu-3327	18	15	one	one	CD
cs-stanford-edu-3327	18	16	clock	clock	NN
cs-stanford-edu-3327	18	17	cycle	cycle	NN
cs-stanford-edu-3327	18	18	.	.	.
cs-stanford-edu-3327	19	1	Thus	thus	RB
cs-stanford-edu-3327	19	2	,	,	,
cs-stanford-edu-3327	19	3	the	the	DT
cs-stanford-edu-3327	19	4	"	"	``
cs-stanford-edu-3327	19	5	MULT	mult	RB
cs-stanford-edu-3327	19	6	"	"	''
cs-stanford-edu-3327	19	7	command	command	NN
cs-stanford-edu-3327	19	8	described	describe	VBN
cs-stanford-edu-3327	19	9	above	above	RB
cs-stanford-edu-3327	19	10	could	could	MD
cs-stanford-edu-3327	19	11	be	be	VB
cs-stanford-edu-3327	19	12	divided	divide	VBN
cs-stanford-edu-3327	19	13	into	into	IN
cs-stanford-edu-3327	19	14	three	three	CD
cs-stanford-edu-3327	19	15	separate	separate	JJ
cs-stanford-edu-3327	19	16	commands	command	NNS
cs-stanford-edu-3327	19	17	:	:	:
cs-stanford-edu-3327	19	18	"	"	``
cs-stanford-edu-3327	19	19	LOAD	LOAD	NNP
cs-stanford-edu-3327	19	20	,	,	,
cs-stanford-edu-3327	19	21	"	"	''
cs-stanford-edu-3327	19	22	which	which	WDT
cs-stanford-edu-3327	19	23	moves	move	VBZ
cs-stanford-edu-3327	19	24	data	datum	NNS
cs-stanford-edu-3327	19	25	from	from	IN
cs-stanford-edu-3327	19	26	the	the	DT
cs-stanford-edu-3327	19	27	memory	memory	NN
cs-stanford-edu-3327	19	28	bank	bank	NN
cs-stanford-edu-3327	19	29	to	to	IN
cs-stanford-edu-3327	19	30	a	a	DT
cs-stanford-edu-3327	19	31	register	register	NN
cs-stanford-edu-3327	19	32	,	,	,
cs-stanford-edu-3327	19	33	"	"	``
cs-stanford-edu-3327	19	34	PROD	PROD	NNP
cs-stanford-edu-3327	19	35	,	,	,
cs-stanford-edu-3327	19	36	"	"	''
cs-stanford-edu-3327	19	37	which	which	WDT
cs-stanford-edu-3327	19	38	finds	find	VBZ
cs-stanford-edu-3327	19	39	the	the	DT
cs-stanford-edu-3327	19	40	product	product	NN
cs-stanford-edu-3327	19	41	of	of	IN
cs-stanford-edu-3327	19	42	two	two	CD
cs-stanford-edu-3327	19	43	operands	operand	NNS
cs-stanford-edu-3327	19	44	located	locate	VBN
cs-stanford-edu-3327	19	45	within	within	IN
cs-stanford-edu-3327	19	46	the	the	DT
cs-stanford-edu-3327	19	47	registers	register	NNS
cs-stanford-edu-3327	19	48	,	,	,
cs-stanford-edu-3327	19	49	and	and	CC
cs-stanford-edu-3327	19	50	"	"	``
cs-stanford-edu-3327	19	51	STORE	STORE	NNP
cs-stanford-edu-3327	19	52	,	,	,
cs-stanford-edu-3327	19	53	"	"	''
cs-stanford-edu-3327	19	54	which	which	WDT
cs-stanford-edu-3327	19	55	moves	move	VBZ
cs-stanford-edu-3327	19	56	data	datum	NNS
cs-stanford-edu-3327	19	57	from	from	IN
cs-stanford-edu-3327	19	58	a	a	DT
cs-stanford-edu-3327	19	59	register	register	NN
cs-stanford-edu-3327	19	60	to	to	IN
cs-stanford-edu-3327	19	61	the	the	DT
cs-stanford-edu-3327	19	62	memory	memory	NN
cs-stanford-edu-3327	19	63	banks	bank	NNS
cs-stanford-edu-3327	19	64	.	.	.
cs-stanford-edu-3327	20	1	In	in	IN
cs-stanford-edu-3327	20	2	order	order	NN
cs-stanford-edu-3327	20	3	to	to	TO
cs-stanford-edu-3327	20	4	perform	perform	VB
cs-stanford-edu-3327	20	5	the	the	DT
cs-stanford-edu-3327	20	6	exact	exact	JJ
cs-stanford-edu-3327	20	7	series	series	NN
cs-stanford-edu-3327	20	8	of	of	IN
cs-stanford-edu-3327	20	9	steps	step	NNS
cs-stanford-edu-3327	20	10	described	describe	VBN
cs-stanford-edu-3327	20	11	in	in	IN
cs-stanford-edu-3327	20	12	the	the	DT
cs-stanford-edu-3327	20	13	CISC	CISC	NNP
cs-stanford-edu-3327	20	14	approach	approach	NN
cs-stanford-edu-3327	20	15	,	,	,
cs-stanford-edu-3327	20	16	a	a	DT
cs-stanford-edu-3327	20	17	programmer	programmer	NN
cs-stanford-edu-3327	20	18	would	would	MD
cs-stanford-edu-3327	20	19	need	need	VB
cs-stanford-edu-3327	20	20	to	to	TO
cs-stanford-edu-3327	20	21	code	code	VB
cs-stanford-edu-3327	20	22	four	four	CD
cs-stanford-edu-3327	20	23	lines	line	NNS
cs-stanford-edu-3327	20	24	of	of	IN
cs-stanford-edu-3327	20	25	assembly	assembly	NN
cs-stanford-edu-3327	20	26	:	:	:
cs-stanford-edu-3327	20	27	LOAD	LOAD	NNP
cs-stanford-edu-3327	20	28	A	A	NNP
cs-stanford-edu-3327	20	29	,	,	,
cs-stanford-edu-3327	20	30	2:3	2:3	CD
cs-stanford-edu-3327	20	31	LOAD	LOAD	NNP
cs-stanford-edu-3327	20	32	B	B	NNP
cs-stanford-edu-3327	20	33	,	,	,
cs-stanford-edu-3327	20	34	5:2	5:2	CD
cs-stanford-edu-3327	20	35	PROD	PROD	NNP
cs-stanford-edu-3327	20	36	A	a	NN
cs-stanford-edu-3327	20	37	,	,	,
cs-stanford-edu-3327	20	38	B	B	NNP
cs-stanford-edu-3327	20	39	STORE	STORE	NNP
cs-stanford-edu-3327	20	40	2:3	2:3	NNPS
cs-stanford-edu-3327	20	41	,	,	,
cs-stanford-edu-3327	20	42	A	a	NN
cs-stanford-edu-3327	20	43	At	at	IN
cs-stanford-edu-3327	20	44	first	first	RB
cs-stanford-edu-3327	20	45	,	,	,
cs-stanford-edu-3327	20	46	this	this	DT
cs-stanford-edu-3327	20	47	may	may	MD
cs-stanford-edu-3327	20	48	seem	seem	VB
cs-stanford-edu-3327	20	49	like	like	IN
cs-stanford-edu-3327	20	50	a	a	DT
cs-stanford-edu-3327	20	51	much	much	RB
cs-stanford-edu-3327	20	52	less	less	RBR
cs-stanford-edu-3327	20	53	efficient	efficient	JJ
cs-stanford-edu-3327	20	54	way	way	NN
cs-stanford-edu-3327	20	55	of	of	IN
cs-stanford-edu-3327	20	56	completing	complete	VBG
cs-stanford-edu-3327	20	57	the	the	DT
cs-stanford-edu-3327	20	58	operation	operation	NN
cs-stanford-edu-3327	20	59	.	.	.
cs-stanford-edu-3327	21	1	Because	because	IN
cs-stanford-edu-3327	21	2	there	there	EX
cs-stanford-edu-3327	21	3	are	be	VBP
cs-stanford-edu-3327	21	4	more	more	JJR
cs-stanford-edu-3327	21	5	lines	line	NNS
cs-stanford-edu-3327	21	6	of	of	IN
cs-stanford-edu-3327	21	7	code	code	NN
cs-stanford-edu-3327	21	8	,	,	,
cs-stanford-edu-3327	21	9	more	more	JJR
cs-stanford-edu-3327	21	10	RAM	RAM	NNP
cs-stanford-edu-3327	21	11	is	be	VBZ
cs-stanford-edu-3327	21	12	needed	need	VBN
cs-stanford-edu-3327	21	13	to	to	TO
cs-stanford-edu-3327	21	14	store	store	VB
cs-stanford-edu-3327	21	15	the	the	DT
cs-stanford-edu-3327	21	16	assembly	assembly	NN
cs-stanford-edu-3327	21	17	level	level	NN
cs-stanford-edu-3327	21	18	instructions	instruction	NNS
cs-stanford-edu-3327	21	19	.	.	.
cs-stanford-edu-3327	22	1	The	the	DT
cs-stanford-edu-3327	22	2	compiler	compiler	NN
cs-stanford-edu-3327	22	3	must	must	MD
cs-stanford-edu-3327	22	4	also	also	RB
cs-stanford-edu-3327	22	5	perform	perform	VB
cs-stanford-edu-3327	22	6	more	more	JJR
cs-stanford-edu-3327	22	7	work	work	NN
cs-stanford-edu-3327	22	8	to	to	TO
cs-stanford-edu-3327	22	9	convert	convert	VB
cs-stanford-edu-3327	22	10	a	a	DT
cs-stanford-edu-3327	22	11	high	high	JJ
cs-stanford-edu-3327	22	12	-	-	HYPH
cs-stanford-edu-3327	22	13	level	level	NN
cs-stanford-edu-3327	22	14	language	language	NN
cs-stanford-edu-3327	22	15	statement	statement	NN
cs-stanford-edu-3327	22	16	into	into	IN
cs-stanford-edu-3327	22	17	code	code	NN
cs-stanford-edu-3327	22	18	of	of	IN
cs-stanford-edu-3327	22	19	this	this	DT
cs-stanford-edu-3327	22	20	form	form	NN
cs-stanford-edu-3327	22	21	.	.	.
cs-stanford-edu-3327	23	1	CISC	CISC	NNP
cs-stanford-edu-3327	23	2	RISC	RISC	NNP
cs-stanford-edu-3327	23	3	Emphasis	Emphasis	NNP
cs-stanford-edu-3327	23	4	on	on	IN
cs-stanford-edu-3327	23	5	hardware	hardware	NN
cs-stanford-edu-3327	23	6	Emphasis	emphasis	NN
cs-stanford-edu-3327	23	7	on	on	IN
cs-stanford-edu-3327	23	8	software	software	NN
cs-stanford-edu-3327	23	9	Includes	include	VBZ
cs-stanford-edu-3327	23	10	multi	multi	JJ
cs-stanford-edu-3327	23	11	-	-	JJ
cs-stanford-edu-3327	23	12	clock	clock	JJ
cs-stanford-edu-3327	23	13	complex	complex	JJ
cs-stanford-edu-3327	23	14	instructions	instruction	NNS
cs-stanford-edu-3327	23	15	Single	single	JJ
cs-stanford-edu-3327	23	16	-	-	HYPH
cs-stanford-edu-3327	23	17	clock	clock	NN
cs-stanford-edu-3327	23	18	,	,	,
cs-stanford-edu-3327	23	19	reduced	reduced	JJ
cs-stanford-edu-3327	23	20	instruction	instruction	NN
cs-stanford-edu-3327	23	21	only	only	RB
cs-stanford-edu-3327	23	22	Memory	memory	NN
cs-stanford-edu-3327	23	23	-	-	HYPH
cs-stanford-edu-3327	23	24	to	to	IN
cs-stanford-edu-3327	23	25	-	-	HYPH
cs-stanford-edu-3327	23	26	memory	memory	NN
cs-stanford-edu-3327	23	27	:	:	:
cs-stanford-edu-3327	23	28	"	"	``
cs-stanford-edu-3327	23	29	LOAD	LOAD	NNP
cs-stanford-edu-3327	23	30	"	"	''
cs-stanford-edu-3327	23	31	and	and	CC
cs-stanford-edu-3327	23	32	"	"	``
cs-stanford-edu-3327	23	33	STORE	STORE	NNP
cs-stanford-edu-3327	23	34	"	"	''
cs-stanford-edu-3327	23	35	incorporated	incorporate	VBN
cs-stanford-edu-3327	23	36	in	in	IN
cs-stanford-edu-3327	23	37	instructions	instruction	NNS
cs-stanford-edu-3327	23	38	Register	register	VBP
cs-stanford-edu-3327	23	39	to	to	TO
cs-stanford-edu-3327	23	40	register	register	VB
cs-stanford-edu-3327	23	41	:	:	:
cs-stanford-edu-3327	23	42	"	"	``
cs-stanford-edu-3327	23	43	LOAD	LOAD	NNP
cs-stanford-edu-3327	23	44	"	"	''
cs-stanford-edu-3327	23	45	and	and	CC
cs-stanford-edu-3327	23	46	"	"	``
cs-stanford-edu-3327	23	47	STORE	STORE	NNP
cs-stanford-edu-3327	23	48	"	"	''
cs-stanford-edu-3327	23	49	are	be	VBP
cs-stanford-edu-3327	23	50	independent	independent	JJ
cs-stanford-edu-3327	23	51	instructions	instruction	NNS
cs-stanford-edu-3327	23	52	Small	small	JJ
cs-stanford-edu-3327	23	53	code	code	NN
cs-stanford-edu-3327	23	54	sizes	size	NNS
cs-stanford-edu-3327	23	55	,	,	,
cs-stanford-edu-3327	23	56	high	high	JJ
cs-stanford-edu-3327	23	57	cycles	cycle	NNS
cs-stanford-edu-3327	23	58	per	per	IN
cs-stanford-edu-3327	23	59	second	second	JJ
cs-stanford-edu-3327	23	60	Low	low	JJ
cs-stanford-edu-3327	23	61	cycles	cycle	NNS
cs-stanford-edu-3327	23	62	per	per	IN
cs-stanford-edu-3327	23	63	second	second	JJ
cs-stanford-edu-3327	23	64	,	,	,
cs-stanford-edu-3327	23	65	large	large	JJ
cs-stanford-edu-3327	23	66	code	code	NN
cs-stanford-edu-3327	23	67	sizes	size	NNS
cs-stanford-edu-3327	23	68	Transistors	transistor	NNS
cs-stanford-edu-3327	23	69	used	use	VBN
cs-stanford-edu-3327	23	70	for	for	IN
cs-stanford-edu-3327	23	71	storing	store	VBG
cs-stanford-edu-3327	23	72	complex	complex	JJ
cs-stanford-edu-3327	23	73	instructions	instruction	NNS
cs-stanford-edu-3327	23	74	Spends	spend	VBZ
cs-stanford-edu-3327	23	75	more	more	JJR
cs-stanford-edu-3327	23	76	transistors	transistor	NNS
cs-stanford-edu-3327	23	77	on	on	IN
cs-stanford-edu-3327	23	78	memory	memory	NN
cs-stanford-edu-3327	23	79	registers	register	NNS
cs-stanford-edu-3327	23	80	However	however	RB
cs-stanford-edu-3327	23	81	,	,	,
cs-stanford-edu-3327	23	82	the	the	DT
cs-stanford-edu-3327	23	83	RISC	RISC	NNP
cs-stanford-edu-3327	23	84	strategy	strategy	NN
cs-stanford-edu-3327	23	85	also	also	RB
cs-stanford-edu-3327	23	86	brings	bring	VBZ
cs-stanford-edu-3327	23	87	some	some	DT
cs-stanford-edu-3327	23	88	very	very	RB
cs-stanford-edu-3327	23	89	important	important	JJ
cs-stanford-edu-3327	23	90	advantages	advantage	NNS
cs-stanford-edu-3327	23	91	.	.	.
cs-stanford-edu-3327	24	1	Because	because	IN
cs-stanford-edu-3327	24	2	each	each	DT
cs-stanford-edu-3327	24	3	instruction	instruction	NN
cs-stanford-edu-3327	24	4	requires	require	VBZ
cs-stanford-edu-3327	24	5	only	only	RB
cs-stanford-edu-3327	24	6	one	one	CD
cs-stanford-edu-3327	24	7	clock	clock	NN
cs-stanford-edu-3327	24	8	cycle	cycle	NN
cs-stanford-edu-3327	24	9	to	to	TO
cs-stanford-edu-3327	24	10	execute	execute	VB
cs-stanford-edu-3327	24	11	,	,	,
cs-stanford-edu-3327	24	12	the	the	DT
cs-stanford-edu-3327	24	13	entire	entire	JJ
cs-stanford-edu-3327	24	14	program	program	NN
cs-stanford-edu-3327	24	15	will	will	MD
cs-stanford-edu-3327	24	16	execute	execute	VB
cs-stanford-edu-3327	24	17	in	in	IN
cs-stanford-edu-3327	24	18	approximately	approximately	RB
cs-stanford-edu-3327	24	19	the	the	DT
cs-stanford-edu-3327	24	20	same	same	JJ
cs-stanford-edu-3327	24	21	amount	amount	NN
cs-stanford-edu-3327	24	22	of	of	IN
cs-stanford-edu-3327	24	23	time	time	NN
cs-stanford-edu-3327	24	24	as	as	IN
cs-stanford-edu-3327	24	25	the	the	DT
cs-stanford-edu-3327	24	26	multi	multi	JJ
cs-stanford-edu-3327	24	27	-	-	NN
cs-stanford-edu-3327	24	28	cycle	cycle	JJ
cs-stanford-edu-3327	24	29	"	"	``
cs-stanford-edu-3327	24	30	MULT	mult	RB
cs-stanford-edu-3327	24	31	"	"	''
cs-stanford-edu-3327	24	32	command	command	NN
cs-stanford-edu-3327	24	33	.	.	.
cs-stanford-edu-3327	25	1	These	these	DT
cs-stanford-edu-3327	25	2	RISC	RISC	NNP
cs-stanford-edu-3327	25	3	"	"	``
cs-stanford-edu-3327	25	4	reduced	reduced	JJ
cs-stanford-edu-3327	25	5	instructions	instruction	NNS
cs-stanford-edu-3327	25	6	"	"	``
cs-stanford-edu-3327	25	7	require	require	VBP
cs-stanford-edu-3327	25	8	less	less	JJR
cs-stanford-edu-3327	25	9	transistors	transistor	NNS
cs-stanford-edu-3327	25	10	of	of	IN
cs-stanford-edu-3327	25	11	hardware	hardware	NN
cs-stanford-edu-3327	25	12	space	space	NN
cs-stanford-edu-3327	25	13	than	than	IN
cs-stanford-edu-3327	25	14	the	the	DT
cs-stanford-edu-3327	25	15	complex	complex	JJ
cs-stanford-edu-3327	25	16	instructions	instruction	NNS
cs-stanford-edu-3327	25	17	,	,	,
cs-stanford-edu-3327	25	18	leaving	leave	VBG
cs-stanford-edu-3327	25	19	more	more	JJR
cs-stanford-edu-3327	25	20	room	room	NN
cs-stanford-edu-3327	25	21	for	for	IN
cs-stanford-edu-3327	25	22	general	general	JJ
cs-stanford-edu-3327	25	23	purpose	purpose	NN
cs-stanford-edu-3327	25	24	registers	register	NNS
cs-stanford-edu-3327	25	25	.	.	.
cs-stanford-edu-3327	26	1	Because	because	IN
cs-stanford-edu-3327	26	2	all	all	DT
cs-stanford-edu-3327	26	3	of	of	IN
cs-stanford-edu-3327	26	4	the	the	DT
cs-stanford-edu-3327	26	5	instructions	instruction	NNS
cs-stanford-edu-3327	26	6	execute	execute	VBP
cs-stanford-edu-3327	26	7	in	in	IN
cs-stanford-edu-3327	26	8	a	a	DT
cs-stanford-edu-3327	26	9	uniform	uniform	JJ
cs-stanford-edu-3327	26	10	amount	amount	NN
cs-stanford-edu-3327	26	11	of	of	IN
cs-stanford-edu-3327	26	12	time	time	NN
cs-stanford-edu-3327	26	13	(	(	-LRB-
cs-stanford-edu-3327	26	14	i.e.	i.e.	FW
cs-stanford-edu-3327	27	1	one	one	CD
cs-stanford-edu-3327	27	2	clock	clock	NN
cs-stanford-edu-3327	27	3	)	)	-RRB-
cs-stanford-edu-3327	27	4	,	,	,
cs-stanford-edu-3327	27	5	pipelining	pipelining	NN
cs-stanford-edu-3327	27	6	is	be	VBZ
cs-stanford-edu-3327	27	7	possible	possible	JJ
cs-stanford-edu-3327	27	8	.	.	.
cs-stanford-edu-3327	28	1	Separating	separate	VBG
cs-stanford-edu-3327	28	2	the	the	DT
cs-stanford-edu-3327	28	3	"	"	``
cs-stanford-edu-3327	28	4	LOAD	LOAD	NNP
cs-stanford-edu-3327	28	5	"	"	''
cs-stanford-edu-3327	28	6	and	and	CC
cs-stanford-edu-3327	28	7	"	"	``
cs-stanford-edu-3327	28	8	STORE	STORE	NNP
cs-stanford-edu-3327	28	9	"	"	''
cs-stanford-edu-3327	28	10	instructions	instruction	NNS
cs-stanford-edu-3327	28	11	actually	actually	RB
cs-stanford-edu-3327	28	12	reduces	reduce	VBZ
cs-stanford-edu-3327	28	13	the	the	DT
cs-stanford-edu-3327	28	14	amount	amount	NN
cs-stanford-edu-3327	28	15	of	of	IN
cs-stanford-edu-3327	28	16	work	work	NN
cs-stanford-edu-3327	28	17	that	that	WDT
cs-stanford-edu-3327	28	18	the	the	DT
cs-stanford-edu-3327	28	19	computer	computer	NN
cs-stanford-edu-3327	28	20	must	must	MD
cs-stanford-edu-3327	28	21	perform	perform	VB
cs-stanford-edu-3327	28	22	.	.	.
cs-stanford-edu-3327	29	1	After	after	IN
cs-stanford-edu-3327	29	2	a	a	DT
cs-stanford-edu-3327	29	3	CISC	cisc	JJ
cs-stanford-edu-3327	29	4	-	-	HYPH
cs-stanford-edu-3327	29	5	style	style	NN
cs-stanford-edu-3327	29	6	"	"	``
cs-stanford-edu-3327	29	7	MULT	mult	RB
cs-stanford-edu-3327	29	8	"	"	''
cs-stanford-edu-3327	29	9	command	command	NN
cs-stanford-edu-3327	29	10	is	be	VBZ
cs-stanford-edu-3327	29	11	executed	execute	VBN
cs-stanford-edu-3327	29	12	,	,	,
cs-stanford-edu-3327	29	13	the	the	DT
cs-stanford-edu-3327	29	14	processor	processor	NN
cs-stanford-edu-3327	29	15	automatically	automatically	RB
cs-stanford-edu-3327	29	16	erases	erase	VBZ
cs-stanford-edu-3327	29	17	the	the	DT
cs-stanford-edu-3327	29	18	registers	register	NNS
cs-stanford-edu-3327	29	19	.	.	.
cs-stanford-edu-3327	30	1	If	if	IN
cs-stanford-edu-3327	30	2	one	one	CD
cs-stanford-edu-3327	30	3	of	of	IN
cs-stanford-edu-3327	30	4	the	the	DT
cs-stanford-edu-3327	30	5	operands	operand	NNS
cs-stanford-edu-3327	30	6	needs	need	VBZ
cs-stanford-edu-3327	30	7	to	to	TO
cs-stanford-edu-3327	30	8	be	be	VB
cs-stanford-edu-3327	30	9	used	use	VBN
cs-stanford-edu-3327	30	10	for	for	IN
cs-stanford-edu-3327	30	11	another	another	DT
cs-stanford-edu-3327	30	12	computation	computation	NN
cs-stanford-edu-3327	30	13	,	,	,
cs-stanford-edu-3327	30	14	the	the	DT
cs-stanford-edu-3327	30	15	processor	processor	NN
cs-stanford-edu-3327	30	16	must	must	MD
cs-stanford-edu-3327	30	17	re	re	VB
cs-stanford-edu-3327	30	18	-	-	VB
cs-stanford-edu-3327	30	19	load	load	VB
cs-stanford-edu-3327	30	20	the	the	DT
cs-stanford-edu-3327	30	21	data	datum	NNS
cs-stanford-edu-3327	30	22	from	from	IN
cs-stanford-edu-3327	30	23	the	the	DT
cs-stanford-edu-3327	30	24	memory	memory	NN
cs-stanford-edu-3327	30	25	bank	bank	NN
cs-stanford-edu-3327	30	26	into	into	IN
cs-stanford-edu-3327	30	27	a	a	DT
cs-stanford-edu-3327	30	28	register	register	NN
cs-stanford-edu-3327	30	29	.	.	.
cs-stanford-edu-3327	31	1	In	in	IN
cs-stanford-edu-3327	31	2	RISC	RISC	NNP
cs-stanford-edu-3327	31	3	,	,	,
cs-stanford-edu-3327	31	4	the	the	DT
cs-stanford-edu-3327	31	5	operand	operand	NN
cs-stanford-edu-3327	31	6	will	will	MD
cs-stanford-edu-3327	31	7	remain	remain	VB
cs-stanford-edu-3327	31	8	in	in	IN
cs-stanford-edu-3327	31	9	the	the	DT
cs-stanford-edu-3327	31	10	register	register	NN
cs-stanford-edu-3327	31	11	until	until	IN
cs-stanford-edu-3327	31	12	another	another	DT
cs-stanford-edu-3327	31	13	value	value	NN
cs-stanford-edu-3327	31	14	is	be	VBZ
cs-stanford-edu-3327	31	15	loaded	load	VBN
cs-stanford-edu-3327	31	16	in	in	IN
cs-stanford-edu-3327	31	17	its	-PRON-	PRP$
cs-stanford-edu-3327	31	18	place	place	NN
cs-stanford-edu-3327	31	19	.	.	.
cs-stanford-edu-3327	32	1	The	the	DT
cs-stanford-edu-3327	32	2	Performance	Performance	NNP
cs-stanford-edu-3327	32	3	Equation	Equation	NNP
cs-stanford-edu-3327	32	4	The	the	DT
cs-stanford-edu-3327	32	5	following	following	JJ
cs-stanford-edu-3327	32	6	equation	equation	NN
cs-stanford-edu-3327	32	7	is	be	VBZ
cs-stanford-edu-3327	32	8	commonly	commonly	RB
cs-stanford-edu-3327	32	9	used	use	VBN
cs-stanford-edu-3327	32	10	for	for	IN
cs-stanford-edu-3327	32	11	expressing	express	VBG
cs-stanford-edu-3327	32	12	a	a	DT
cs-stanford-edu-3327	32	13	computer	computer	NN
cs-stanford-edu-3327	32	14	's	's	POS
cs-stanford-edu-3327	32	15	performance	performance	NN
cs-stanford-edu-3327	32	16	ability	ability	NN
cs-stanford-edu-3327	32	17	:	:	:
cs-stanford-edu-3327	32	18	The	the	DT
cs-stanford-edu-3327	32	19	CISC	CISC	NNP
cs-stanford-edu-3327	32	20	approach	approach	NN
cs-stanford-edu-3327	32	21	attempts	attempt	NNS
cs-stanford-edu-3327	32	22	to	to	TO
cs-stanford-edu-3327	32	23	minimize	minimize	VB
cs-stanford-edu-3327	32	24	the	the	DT
cs-stanford-edu-3327	32	25	number	number	NN
cs-stanford-edu-3327	32	26	of	of	IN
cs-stanford-edu-3327	32	27	instructions	instruction	NNS
cs-stanford-edu-3327	32	28	per	per	IN
cs-stanford-edu-3327	32	29	program	program	NN
cs-stanford-edu-3327	32	30	,	,	,
cs-stanford-edu-3327	32	31	sacrificing	sacrifice	VBG
cs-stanford-edu-3327	32	32	the	the	DT
cs-stanford-edu-3327	32	33	number	number	NN
cs-stanford-edu-3327	32	34	of	of	IN
cs-stanford-edu-3327	32	35	cycles	cycle	NNS
cs-stanford-edu-3327	32	36	per	per	IN
cs-stanford-edu-3327	32	37	instruction	instruction	NN
cs-stanford-edu-3327	32	38	.	.	.
cs-stanford-edu-3327	33	1	RISC	RISC	NNP
cs-stanford-edu-3327	33	2	does	do	VBZ
cs-stanford-edu-3327	33	3	the	the	DT
cs-stanford-edu-3327	33	4	opposite	opposite	NN
cs-stanford-edu-3327	33	5	,	,	,
cs-stanford-edu-3327	33	6	reducing	reduce	VBG
cs-stanford-edu-3327	33	7	the	the	DT
cs-stanford-edu-3327	33	8	cycles	cycle	NNS
cs-stanford-edu-3327	33	9	per	per	IN
cs-stanford-edu-3327	33	10	instruction	instruction	NN
cs-stanford-edu-3327	33	11	at	at	IN
cs-stanford-edu-3327	33	12	the	the	DT
cs-stanford-edu-3327	33	13	cost	cost	NN
cs-stanford-edu-3327	33	14	of	of	IN
cs-stanford-edu-3327	33	15	the	the	DT
cs-stanford-edu-3327	33	16	number	number	NN
cs-stanford-edu-3327	33	17	of	of	IN
cs-stanford-edu-3327	33	18	instructions	instruction	NNS
cs-stanford-edu-3327	33	19	per	per	IN
cs-stanford-edu-3327	33	20	program	program	NN
cs-stanford-edu-3327	33	21	.	.	.
cs-stanford-edu-3327	34	1	RISC	RISC	NNP
cs-stanford-edu-3327	34	2	Roadblocks	Roadblocks	NNPS
cs-stanford-edu-3327	34	3	Despite	despite	IN
cs-stanford-edu-3327	34	4	the	the	DT
cs-stanford-edu-3327	34	5	advantages	advantage	NNS
cs-stanford-edu-3327	34	6	of	of	IN
cs-stanford-edu-3327	34	7	RISC	RISC	NNP
cs-stanford-edu-3327	34	8	based	base	VBN
cs-stanford-edu-3327	34	9	processing	processing	NN
cs-stanford-edu-3327	34	10	,	,	,
cs-stanford-edu-3327	34	11	RISC	RISC	NNP
cs-stanford-edu-3327	34	12	chips	chip	NNS
cs-stanford-edu-3327	34	13	took	take	VBD
cs-stanford-edu-3327	34	14	over	over	RP
cs-stanford-edu-3327	34	15	a	a	DT
cs-stanford-edu-3327	34	16	decade	decade	NN
cs-stanford-edu-3327	34	17	to	to	TO
cs-stanford-edu-3327	34	18	gain	gain	VB
cs-stanford-edu-3327	34	19	a	a	DT
cs-stanford-edu-3327	34	20	foothold	foothold	NN
cs-stanford-edu-3327	34	21	in	in	IN
cs-stanford-edu-3327	34	22	the	the	DT
cs-stanford-edu-3327	34	23	commercial	commercial	JJ
cs-stanford-edu-3327	34	24	world	world	NN
cs-stanford-edu-3327	34	25	.	.	.
cs-stanford-edu-3327	35	1	This	this	DT
cs-stanford-edu-3327	35	2	was	be	VBD
cs-stanford-edu-3327	35	3	largely	largely	RB
cs-stanford-edu-3327	35	4	due	due	JJ
cs-stanford-edu-3327	35	5	to	to	IN
cs-stanford-edu-3327	35	6	a	a	DT
cs-stanford-edu-3327	35	7	lack	lack	NN
cs-stanford-edu-3327	35	8	of	of	IN
cs-stanford-edu-3327	35	9	software	software	NN
cs-stanford-edu-3327	35	10	support	support	NN
cs-stanford-edu-3327	35	11	.	.	.
cs-stanford-edu-3327	36	1	Although	although	IN
cs-stanford-edu-3327	36	2	Apple	Apple	NNP
cs-stanford-edu-3327	36	3	's	's	POS
cs-stanford-edu-3327	36	4	Power	Power	NNP
cs-stanford-edu-3327	36	5	Macintosh	Macintosh	NNP
cs-stanford-edu-3327	36	6	line	line	NN
cs-stanford-edu-3327	36	7	featured	feature	VBD
cs-stanford-edu-3327	36	8	RISC	RISC	NNP
cs-stanford-edu-3327	36	9	-	-	HYPH
cs-stanford-edu-3327	36	10	based	base	VBN
cs-stanford-edu-3327	36	11	chips	chip	NNS
cs-stanford-edu-3327	36	12	and	and	CC
cs-stanford-edu-3327	36	13	Windows	Windows	NNP
cs-stanford-edu-3327	36	14	NT	NT	NNP
cs-stanford-edu-3327	36	15	was	be	VBD
cs-stanford-edu-3327	36	16	RISC	RISC	NNP
cs-stanford-edu-3327	36	17	compatible	compatible	JJ
cs-stanford-edu-3327	36	18	,	,	,
cs-stanford-edu-3327	36	19	Windows	Windows	NNP
cs-stanford-edu-3327	36	20	3.1	3.1	CD
cs-stanford-edu-3327	36	21	and	and	CC
cs-stanford-edu-3327	36	22	Windows	Windows	NNP
cs-stanford-edu-3327	36	23	95	95	CD
cs-stanford-edu-3327	36	24	were	be	VBD
cs-stanford-edu-3327	36	25	designed	design	VBN
cs-stanford-edu-3327	36	26	with	with	IN
cs-stanford-edu-3327	36	27	CISC	CISC	NNP
cs-stanford-edu-3327	36	28	processors	processor	NNS
cs-stanford-edu-3327	36	29	in	in	IN
cs-stanford-edu-3327	36	30	mind	mind	NN
cs-stanford-edu-3327	36	31	.	.	.
cs-stanford-edu-3327	37	1	Many	many	JJ
cs-stanford-edu-3327	37	2	companies	company	NNS
cs-stanford-edu-3327	37	3	were	be	VBD
cs-stanford-edu-3327	37	4	unwilling	unwilling	JJ
cs-stanford-edu-3327	37	5	to	to	TO
cs-stanford-edu-3327	37	6	take	take	VB
cs-stanford-edu-3327	37	7	a	a	DT
cs-stanford-edu-3327	37	8	chance	chance	NN
cs-stanford-edu-3327	37	9	with	with	IN
cs-stanford-edu-3327	37	10	the	the	DT
cs-stanford-edu-3327	37	11	emerging	emerge	VBG
cs-stanford-edu-3327	37	12	RISC	RISC	NNP
cs-stanford-edu-3327	37	13	technology	technology	NN
cs-stanford-edu-3327	37	14	.	.	.
cs-stanford-edu-3327	38	1	Without	without	IN
cs-stanford-edu-3327	38	2	commercial	commercial	JJ
cs-stanford-edu-3327	38	3	interest	interest	NN
cs-stanford-edu-3327	38	4	,	,	,
cs-stanford-edu-3327	38	5	processor	processor	NN
cs-stanford-edu-3327	38	6	developers	developer	NNS
cs-stanford-edu-3327	38	7	were	be	VBD
cs-stanford-edu-3327	38	8	unable	unable	JJ
cs-stanford-edu-3327	38	9	to	to	TO
cs-stanford-edu-3327	38	10	manufacture	manufacture	VB
cs-stanford-edu-3327	38	11	RISC	RISC	NNP
cs-stanford-edu-3327	38	12	chips	chip	NNS
cs-stanford-edu-3327	38	13	in	in	IN
cs-stanford-edu-3327	38	14	large	large	JJ
cs-stanford-edu-3327	38	15	enough	enough	JJ
cs-stanford-edu-3327	38	16	volumes	volume	NNS
cs-stanford-edu-3327	38	17	to	to	TO
cs-stanford-edu-3327	38	18	make	make	VB
cs-stanford-edu-3327	38	19	their	-PRON-	PRP$
cs-stanford-edu-3327	38	20	price	price	NN
cs-stanford-edu-3327	38	21	competitive	competitive	JJ
cs-stanford-edu-3327	38	22	.	.	.
cs-stanford-edu-3327	39	1	Another	another	DT
cs-stanford-edu-3327	39	2	major	major	JJ
cs-stanford-edu-3327	39	3	setback	setback	NN
cs-stanford-edu-3327	39	4	was	be	VBD
cs-stanford-edu-3327	39	5	the	the	DT
cs-stanford-edu-3327	39	6	presence	presence	NN
cs-stanford-edu-3327	39	7	of	of	IN
cs-stanford-edu-3327	39	8	Intel	Intel	NNP
cs-stanford-edu-3327	39	9	.	.	.
cs-stanford-edu-3327	40	1	Although	although	IN
cs-stanford-edu-3327	40	2	their	-PRON-	PRP$
cs-stanford-edu-3327	40	3	CISC	CISC	NNP
cs-stanford-edu-3327	40	4	chips	chip	NNS
cs-stanford-edu-3327	40	5	were	be	VBD
cs-stanford-edu-3327	40	6	becoming	become	VBG
cs-stanford-edu-3327	40	7	increasingly	increasingly	RB
cs-stanford-edu-3327	40	8	unwieldy	unwieldy	JJ
cs-stanford-edu-3327	40	9	and	and	CC
cs-stanford-edu-3327	40	10	difficult	difficult	JJ
cs-stanford-edu-3327	40	11	to	to	TO
cs-stanford-edu-3327	40	12	develop	develop	VB
cs-stanford-edu-3327	40	13	,	,	,
cs-stanford-edu-3327	40	14	Intel	Intel	NNP
cs-stanford-edu-3327	40	15	had	have	VBD
cs-stanford-edu-3327	40	16	the	the	DT
cs-stanford-edu-3327	40	17	resources	resource	NNS
cs-stanford-edu-3327	40	18	to	to	TO
cs-stanford-edu-3327	40	19	plow	plow	VB
cs-stanford-edu-3327	40	20	through	through	IN
cs-stanford-edu-3327	40	21	development	development	NN
cs-stanford-edu-3327	40	22	and	and	CC
cs-stanford-edu-3327	40	23	produce	produce	VB
cs-stanford-edu-3327	40	24	powerful	powerful	JJ
cs-stanford-edu-3327	40	25	processors	processor	NNS
cs-stanford-edu-3327	40	26	.	.	.
cs-stanford-edu-3327	41	1	Although	although	IN
cs-stanford-edu-3327	41	2	RISC	RISC	NNP
cs-stanford-edu-3327	41	3	chips	chip	NNS
cs-stanford-edu-3327	41	4	might	may	MD
cs-stanford-edu-3327	41	5	surpass	surpass	VB
cs-stanford-edu-3327	41	6	Intel	Intel	NNP
cs-stanford-edu-3327	41	7	's	's	POS
cs-stanford-edu-3327	41	8	efforts	effort	NNS
cs-stanford-edu-3327	41	9	in	in	IN
cs-stanford-edu-3327	41	10	specific	specific	JJ
cs-stanford-edu-3327	41	11	areas	area	NNS
cs-stanford-edu-3327	41	12	,	,	,
cs-stanford-edu-3327	41	13	the	the	DT
cs-stanford-edu-3327	41	14	differences	difference	NNS
cs-stanford-edu-3327	41	15	were	be	VBD
cs-stanford-edu-3327	41	16	not	not	RB
cs-stanford-edu-3327	41	17	great	great	JJ
cs-stanford-edu-3327	41	18	enough	enough	RB
cs-stanford-edu-3327	41	19	to	to	TO
cs-stanford-edu-3327	41	20	persuade	persuade	VB
cs-stanford-edu-3327	41	21	buyers	buyer	NNS
cs-stanford-edu-3327	41	22	to	to	TO
cs-stanford-edu-3327	41	23	change	change	VB
cs-stanford-edu-3327	41	24	technologies	technology	NNS
cs-stanford-edu-3327	41	25	.	.	.
cs-stanford-edu-3327	42	1	The	the	DT
cs-stanford-edu-3327	42	2	Overall	overall	JJ
cs-stanford-edu-3327	42	3	RISC	RISC	NNP
cs-stanford-edu-3327	42	4	Advantage	Advantage	NNP
cs-stanford-edu-3327	42	5	Today	today	NN
cs-stanford-edu-3327	42	6	,	,	,
cs-stanford-edu-3327	42	7	the	the	DT
cs-stanford-edu-3327	42	8	Intel	Intel	NNP
cs-stanford-edu-3327	42	9	x86	x86	NN
cs-stanford-edu-3327	42	10	is	be	VBZ
cs-stanford-edu-3327	42	11	arguable	arguable	JJ
cs-stanford-edu-3327	42	12	the	the	DT
cs-stanford-edu-3327	42	13	only	only	JJ
cs-stanford-edu-3327	42	14	chip	chip	NN
cs-stanford-edu-3327	42	15	which	which	WDT
cs-stanford-edu-3327	42	16	retains	retain	VBZ
cs-stanford-edu-3327	42	17	CISC	cisc	NN
cs-stanford-edu-3327	42	18	architecture	architecture	NN
cs-stanford-edu-3327	42	19	.	.	.
cs-stanford-edu-3327	43	1	This	this	DT
cs-stanford-edu-3327	43	2	is	be	VBZ
cs-stanford-edu-3327	43	3	primarily	primarily	RB
cs-stanford-edu-3327	43	4	due	due	JJ
cs-stanford-edu-3327	43	5	to	to	IN
cs-stanford-edu-3327	43	6	advancements	advancement	NNS
cs-stanford-edu-3327	43	7	in	in	IN
cs-stanford-edu-3327	43	8	other	other	JJ
cs-stanford-edu-3327	43	9	areas	area	NNS
cs-stanford-edu-3327	43	10	of	of	IN
cs-stanford-edu-3327	43	11	computer	computer	NN
cs-stanford-edu-3327	43	12	technology	technology	NN
cs-stanford-edu-3327	43	13	.	.	.
cs-stanford-edu-3327	44	1	The	the	DT
cs-stanford-edu-3327	44	2	price	price	NN
cs-stanford-edu-3327	44	3	of	of	IN
cs-stanford-edu-3327	44	4	RAM	RAM	NNP
cs-stanford-edu-3327	44	5	has	have	VBZ
cs-stanford-edu-3327	44	6	decreased	decrease	VBN
cs-stanford-edu-3327	44	7	dramatically	dramatically	RB
cs-stanford-edu-3327	44	8	.	.	.
cs-stanford-edu-3327	45	1	In	in	IN
cs-stanford-edu-3327	45	2	1977	1977	CD
cs-stanford-edu-3327	45	3	,	,	,
cs-stanford-edu-3327	45	4	1	1	CD
cs-stanford-edu-3327	45	5	MB	mb	NN
cs-stanford-edu-3327	45	6	of	of	IN
cs-stanford-edu-3327	45	7	DRAM	DRAM	NNP
cs-stanford-edu-3327	45	8	cost	cost	VBP
cs-stanford-edu-3327	45	9	about	about	RB
cs-stanford-edu-3327	45	10	$	$	$
cs-stanford-edu-3327	45	11	5,000	5,000	CD
cs-stanford-edu-3327	45	12	.	.	.
cs-stanford-edu-3327	46	1	By	by	IN
cs-stanford-edu-3327	46	2	1994	1994	CD
cs-stanford-edu-3327	46	3	,	,	,
cs-stanford-edu-3327	46	4	the	the	DT
cs-stanford-edu-3327	46	5	same	same	JJ
cs-stanford-edu-3327	46	6	amount	amount	NN
cs-stanford-edu-3327	46	7	of	of	IN
cs-stanford-edu-3327	46	8	memory	memory	NN
cs-stanford-edu-3327	46	9	cost	cost	VBP
cs-stanford-edu-3327	46	10	only	only	RB
cs-stanford-edu-3327	46	11	$	$	$
cs-stanford-edu-3327	46	12	6	6	CD
cs-stanford-edu-3327	46	13	(	(	-LRB-
cs-stanford-edu-3327	46	14	when	when	WRB
cs-stanford-edu-3327	46	15	adjusted	adjust	VBN
cs-stanford-edu-3327	46	16	for	for	IN
cs-stanford-edu-3327	46	17	inflation	inflation	NN
cs-stanford-edu-3327	46	18	)	)	-RRB-
cs-stanford-edu-3327	46	19	.	.	.
cs-stanford-edu-3327	47	1	Compiler	compiler	NN
cs-stanford-edu-3327	47	2	technology	technology	NN
cs-stanford-edu-3327	47	3	has	have	VBZ
cs-stanford-edu-3327	47	4	also	also	RB
cs-stanford-edu-3327	47	5	become	become	VBN
cs-stanford-edu-3327	47	6	more	more	RBR
cs-stanford-edu-3327	47	7	sophisticated	sophisticated	JJ
cs-stanford-edu-3327	47	8	,	,	,
cs-stanford-edu-3327	47	9	so	so	IN
cs-stanford-edu-3327	47	10	that	that	IN
cs-stanford-edu-3327	47	11	the	the	DT
cs-stanford-edu-3327	47	12	RISC	RISC	NNP
cs-stanford-edu-3327	47	13	use	use	NN
cs-stanford-edu-3327	47	14	of	of	IN
cs-stanford-edu-3327	47	15	RAM	ram	NN
cs-stanford-edu-3327	47	16	and	and	CC
cs-stanford-edu-3327	47	17	emphasis	emphasis	NN
cs-stanford-edu-3327	47	18	on	on	IN
cs-stanford-edu-3327	47	19	software	software	NN
cs-stanford-edu-3327	47	20	has	have	VBZ
cs-stanford-edu-3327	47	21	become	become	VBN
cs-stanford-edu-3327	47	22	ideal	ideal	JJ
cs-stanford-edu-3327	47	23	.	.	.
cs-stanford-edu-3327	48	1	what	what	WP
cs-stanford-edu-3327	48	2	is	be	VBZ
cs-stanford-edu-3327	48	3	risc	risc	NNP
cs-stanford-edu-3327	48	4	?	?	.
cs-stanford-edu-3327	49	1	·	·	NFP
cs-stanford-edu-3327	49	2	mips	mips	NNP
cs-stanford-edu-3327	49	3	·	·	NFP
cs-stanford-edu-3327	49	4	pipelining	pipeline	VBG
cs-stanford-edu-3327	49	5	·	·	NFP
cs-stanford-edu-3327	49	6	recent	recent	JJ
cs-stanford-edu-3327	49	7	developments	development	NNS
cs-stanford-edu-3327	49	8	·	·	NFP
cs-stanford-edu-3327	49	9	bibliography	bibliography	NN
cs-stanford-edu-3327	49	10	·	·	NFP
cs-stanford-edu-3327	49	11	about	about	IN
cs-stanford-edu-3327	49	12	this	this	DT
cs-stanford-edu-3327	49	13	site	site	NN